8(cavium,thunder-88xx +7Cavium ThunderX CN88XX boardpsci arm,psci-0.2=smccpus+cpu@0Dcpucavium,thunderarm,armv8PTpscicpu@1Dcpucavium,thunderarm,armv8PTpscicpu@2Dcpucavium,thunderarm,armv8PTpscicpu@3Dcpucavium,thunderarm,armv8PTpscicpu@4Dcpucavium,thunderarm,armv8PTpscicpu@5Dcpucavium,thunderarm,armv8PTpscicpu@6Dcpucavium,thunderarm,armv8PTpscicpu@7Dcpucavium,thunderarm,armv8PTpscicpu@8Dcpucavium,thunderarm,armv8PTpscicpu@9Dcpucavium,thunderarm,armv8P Tpscicpu@aDcpucavium,thunderarm,armv8P Tpscicpu@bDcpucavium,thunderarm,armv8P Tpscicpu@cDcpucavium,thunderarm,armv8P Tpscicpu@dDcpucavium,thunderarm,armv8P Tpscicpu@eDcpucavium,thunderarm,armv8PTpscicpu@fDcpucavium,thunderarm,armv8PTpscicpu@100Dcpucavium,thunderarm,armv8PTpscicpu@101Dcpucavium,thunderarm,armv8PTpscicpu@102Dcpucavium,thunderarm,armv8PTpscicpu@103Dcpucavium,thunderarm,armv8PTpscicpu@104Dcpucavium,thunderarm,armv8PTpscicpu@105Dcpucavium,thunderarm,armv8PTpscicpu@106Dcpucavium,thunderarm,armv8PTpscicpu@107Dcpucavium,thunderarm,armv8PTpscicpu@108Dcpucavium,thunderarm,armv8PTpscicpu@109Dcpucavium,thunderarm,armv8P Tpscicpu@10aDcpucavium,thunderarm,armv8P Tpscicpu@10bDcpucavium,thunderarm,armv8P Tpscicpu@10cDcpucavium,thunderarm,armv8P Tpscicpu@10dDcpucavium,thunderarm,armv8P Tpscicpu@10eDcpucavium,thunderarm,armv8PTpscicpu@10fDcpucavium,thunderarm,armv8PTpscicpu@200Dcpucavium,thunderarm,armv8PTpscicpu@201Dcpucavium,thunderarm,armv8PTpscicpu@202Dcpucavium,thunderarm,armv8PTpscicpu@203Dcpucavium,thunderarm,armv8PTpscicpu@204Dcpucavium,thunderarm,armv8PTpscicpu@205Dcpucavium,thunderarm,armv8PTpscicpu@206Dcpucavium,thunderarm,armv8PTpscicpu@207Dcpucavium,thunderarm,armv8PTpscicpu@208Dcpucavium,thunderarm,armv8PTpscicpu@209Dcpucavium,thunderarm,armv8P Tpscicpu@20aDcpucavium,thunderarm,armv8P Tpscicpu@20bDcpucavium,thunderarm,armv8P Tpscicpu@20cDcpucavium,thunderarm,armv8P Tpscicpu@20dDcpucavium,thunderarm,armv8P Tpscicpu@20eDcpucavium,thunderarm,armv8PTpscicpu@20fDcpucavium,thunderarm,armv8PTpscitimerarm,armv8-timer0b   pmu#cavium,thunder-pmuarm,armv8-pmuv3 bsoc simple-bus+mrefclk50mhz fixed-clockt refclk50mhzinterrupt-controller@8010,00000000 arm,gic-v3+m P` b gic-its@8010,00020000arm,gic-v3-itsP serial@87e0,24000000arm,pl011arm,primecellP$ b apb_pclkserial@87e0,25000000arm,pl011arm,primecellP% b apb_pclkaliases/soc/serial@87e0,24000000/soc/serial@87e0,25000000memory@0DmemoryP compatibleinterrupt-parent#address-cells#size-cellsmodelmethoddevice_typeregenable-methodinterruptsranges#clock-cellsclock-frequencyclock-output-namesphandle#interrupt-cellsinterrupt-controllermsi-controllerclocksclock-namesserial0serial1